共為您找到 職位
-
企
上崗條件：1、熟悉Verilog編程語言，具有良好的編程經(jīng)驗；2、具有l(wèi)attice系列或altera系列芯片的開發(fā)設(shè)計經(jīng)驗；3、至少會一種PCB設(shè)計開發(fā)軟件；4、2年以上Verilog編程經(jīng)驗者優(yōu)先；5、有板卡設(shè)計、機(jī)器視覺系統(tǒng)信號設(shè)計經(jīng)驗者優(yōu)先；6、有強(qiáng)烈的責(zé)任心、...
-
企
FPGA邏輯工程師
10-24萬 | 北京市 | 本科 | 1-3年
發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋
1、211院校本科以上學(xué)歷，電子或通信類專業(yè)，碩士優(yōu)先。2、有兩年以上工作經(jīng)驗和扎實的數(shù)字電路基礎(chǔ)，具有豐富項目實踐經(jīng)驗。3、能熟練使用VHDL或verilog硬件描棕語言及相關(guān)開發(fā)調(diào)試工具,能夠獨立完成FPGA/DSP開發(fā)及驗證工作.4、熟l練掌握XILINX和Alt...
-
企
FPGA工程師
面議 | 蘇州市 | 本科 | 1年以下
發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋
1. FPGA 初級工程師：1）1年以上使用verilog編碼經(jīng)歷2）至少熟悉 xilin、altera、lattice 其中一種FPGA環(huán)境和流程3）編寫過i2c、ulart、i2s等簡單的串口邏輯4）有DDR、PCIE、以太網(wǎng)等 接口經(jīng)驗的優(yōu)先5）有告訴串口使用經(jīng)驗...
-
企
FPGA工程師
28-70萬 | 北京市 | 本科 | 1-3年
發(fā)布于：2023-11-30 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1. 負(fù)責(zé)Xilinx FPGA ZynqMP相關(guān)技術(shù)開發(fā)，實現(xiàn)Camera MIPI、VDMA、HDMI等底層驅(qū)動；2. 負(fù)責(zé)圖像預(yù)處理在FPGA中實現(xiàn)，包括格式轉(zhuǎn)換、去噪、濾波、插值、裁剪等工作；3. 移植CNN深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)，并進(jìn)行優(yōu)化；4. 使用SP...
-
企
FPGA工程師
面議 | 北京市 | 本科 | 3-5年
發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1. 負(fù)責(zé)視頻圖像采集、收發(fā)、處理、顯示、控制的FPGA實現(xiàn)；2. 根據(jù)系統(tǒng)設(shè)計要求提供FPGA解決方案，撰寫設(shè)計文檔及報告；3、進(jìn)行FPGA邏輯架構(gòu)設(shè)計、仿真、調(diào)試；4、完成FPGA視頻處理算法等算法實現(xiàn)；5、獨立承擔(dān)產(chǎn)品的硬件開發(fā)工作，包括方案設(shè)計、原理圖...
-
企
工作職責(zé):1、參與硬件架構(gòu)設(shè)計、硬件調(diào)試和系統(tǒng)集成工作2、FPGA功能模塊規(guī)劃、優(yōu)化及RTL級代碼設(shè)計、綜合、仿真、時序分析、時序閉合等3、根據(jù)產(chǎn)品、項目詳細(xì)設(shè)計需求，完成符合功能和性能要求的FPGA設(shè)計、開發(fā)和驗證等工作4、在FPGA上編寫實現(xiàn)伺服驅(qū)動器電流環(huán)算法5、...
-
企
職責(zé)描述：1.根據(jù)算法或需求文檔，完成基于FPGA的數(shù)字信號處理代碼開發(fā)和驗證；2.信號處理板的接口的調(diào)試和測試；3.與軟件工程師配合完成系統(tǒng)調(diào)試。任職要求：1.3年以上相關(guān)工作經(jīng)驗；2.精通verilog代碼coding和FPGA開發(fā)，尤其是算法到FPGA硬件的實現(xiàn)；...
-
企
FPGA工程師
面議 | 紹興市 | 本科 | 3-5年
發(fā)布于：2023-11-29 | 投遞后：10天內(nèi)反饋
工作職責(zé)：1、負(fù)責(zé)基于a平臺的SoC硬件原理圖及外圍電路的開發(fā)，器件選型及調(diào)研；2、負(fù)責(zé)編寫PCB layout需求；3、負(fù)責(zé)從原理圖到PCBA整個流程的協(xié)調(diào)跟蹤；4、參與FPGA整體架構(gòu)的設(shè)計；5、負(fù)責(zé)相關(guān)模塊代碼的編寫和仿真；同時輸出相應(yīng)的Spec；6、參與產(chǎn)品開發(fā)...
-
企
崗位職責(zé)：1.設(shè)計符合項目質(zhì)量要求的邏輯架構(gòu)和邏輯代碼，完成邏輯代碼的調(diào)試、測試；2.分析定位并解決測試和生產(chǎn)中發(fā)生的相關(guān)邏輯問題，并對邏輯開發(fā)項目進(jìn)行總結(jié)，按要求輸出相關(guān)項目文檔；3.按照公司要求完成邏輯相關(guān)技術(shù)，包括傳感器應(yīng)用技術(shù)研究工作，并按要求輸出研究成果。任職...
-
企
工作職責(zé):1.學(xué)歷本科及以上，具有兩年或以上FPGA開發(fā)經(jīng)驗；2.熟悉HDL代碼設(shè)計和仿真，熟練應(yīng)用FPGA開發(fā)軟件及工具；3.熟悉SDRAM.DDR.PCI接口應(yīng)用。任職資格:1.根據(jù)系統(tǒng)平臺需求，執(zhí)行FPGA程序設(shè)計，完成FPGA軟硬件調(diào)試；2.測試FPGA外圍功能...
-
企
FPGA硬件工程師
10-19萬 | 北京市 | 本科 | 1年以下
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
上崗條件：1、熟悉Verilog編程語言，具有良好的編程經(jīng)驗；2、具有l(wèi)attice系列或altera系列芯片的開發(fā)設(shè)計經(jīng)驗；3、至少會一種PCB設(shè)計開發(fā)軟件；4、2年以上Verilog編程經(jīng)驗者優(yōu)先；5、有板卡設(shè)計、機(jī)器視覺系統(tǒng)信號設(shè)計經(jīng)驗者優(yōu)先；6、有強(qiáng)烈的責(zé)任心、...
-
企
FPGA工程師
面議 | 上海市 | 本科 | 1年以下
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1、負(fù)責(zé)公司高性能FPGA功能模塊設(shè)計，內(nèi)容包括但不限于固態(tài)存儲、深度學(xué)習(xí)、基因分析；2、參與產(chǎn)品開發(fā)的各個環(huán)節(jié)，從架構(gòu)定義，RTL編程，驗證，綜合，timing closure，到上板調(diào)試和產(chǎn)品測試。任職要求：1、 電子工程、微電子、集成電路設(shè)計、通信工程或...
-
企
崗位職責(zé)：1、與市場人員或客戶進(jìn)行溝通，對驅(qū)動、底軟的功能和接口定義進(jìn)行規(guī)劃；2、開發(fā)FPGA上的驅(qū)動及底軟，主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝；2、承擔(dān)SoC的硬件設(shè)計和通信協(xié)議開發(fā)、封裝；3、參與客戶現(xiàn)場的調(diào)試工作，對調(diào)試現(xiàn)場出現(xiàn)的問題能夠進(jìn)行總結(jié)，并向客...
-
企
崗位職責(zé)：1.負(fù)責(zé)FPGA系統(tǒng)邏輯開發(fā)設(shè)計、仿真以及板級系統(tǒng)調(diào)試。2.負(fù)責(zé)FPGA設(shè)計相關(guān)文檔的編寫。3.具有團(tuán)隊合作精神和良好的溝通能力。任職要求：1.精通XILINX或ALTERA器件，熟練使用Synplify、Vivado、ISE、Quartus工具。2.精通ve...
-
企
職責(zé)描述：1. 起草FPGA設(shè)計的策略，規(guī)范和開發(fā)計劃；2. 開發(fā)FPGA驗證環(huán)境和測試用例；3. 完成從ASIC到FPGA的RTL代碼轉(zhuǎn)換、驗證和集成工作；4. 參與FPGA系統(tǒng)調(diào)試；5. 跟進(jìn)FPGA原型驗證方法學(xué)的演進(jìn)，參與設(shè)計完善FPGA設(shè)計流程。任職要求：1....
-
企
FPGA工程師
12-24萬 | 廣州市 | 本科 | 1-3年
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、用Matlab和C語言設(shè)計寬帶無線通信系統(tǒng)算法設(shè)計，進(jìn)行性能仿真和優(yōu)化；2、用Verilog HDL語言進(jìn)行通信系統(tǒng)FPGA模塊開發(fā)、測試與維護(hù)；3、參與通信系統(tǒng)物理層算法的設(shè)計、功能實現(xiàn)與優(yōu)化、系統(tǒng)調(diào)試。 崗位要求： 1.三年以上工作經(jīng)驗，電子、通信、數(shù)...
-
企
FPGA工程師
11-17萬 | 濟(jì)南市 | 本科 | 1-3年
發(fā)布于：2023-11-28 | 投遞后：10天內(nèi)反饋
崗位職責(zé)描述1.負(fù)責(zé)FPGA功能模塊方案設(shè)計；2.負(fù)責(zé)FPGA軟件代碼編寫、模塊設(shè)計及仿真；3.負(fù)責(zé)歸檔FPGA開發(fā)的方案、設(shè)計、測試、使用文檔。任職資格1、本科及以上學(xué)歷，通訊專業(yè)、電子信息或者自動化專業(yè)2、FPGA，CPLD開發(fā)3年以上工作經(jīng)驗3、了解常用元器件基本...
-
企
崗位職責(zé)：1、與市場人員或客戶進(jìn)行溝通，對驅(qū)動、底軟的功能和接口定義進(jìn)行規(guī)劃；2、開發(fā)FPGA上的驅(qū)動及底軟，主要涉及高速總線/網(wǎng)絡(luò)協(xié)議的配置、調(diào)試和封裝；2、承擔(dān)SoC的硬件設(shè)計和通信協(xié)議開發(fā)、封裝；3、參與客戶現(xiàn)場的調(diào)試工作，對調(diào)試現(xiàn)場出現(xiàn)的問題能夠進(jìn)行總結(jié)，并向客...
-
企
職責(zé)描述：1.負(fù)責(zé)FPGA總體方案的設(shè)計、選型、進(jìn)行復(fù)雜FPGA單元架構(gòu)設(shè)計并編制文檔；2.可獨立承擔(dān)項目FPGA邏輯開發(fā)、負(fù)責(zé)HDL代碼設(shè)計、仿真及時序優(yōu)化；3.與軟、硬件工程師協(xié)作，進(jìn)行產(chǎn)品聯(lián)調(diào)、測試；4.解決產(chǎn)品出現(xiàn)的邏輯缺陷問題任職要求：1.本科或本科以上學(xué)歷，...
-
企
工作職責(zé):1、承擔(dān)FPGA代碼編寫工作，對開發(fā)任務(wù)、需求理解透徹；2、參與項目和產(chǎn)品的詳細(xì)設(shè)計工作；3、IP的設(shè)計、仿真與調(diào)試。任職資格:1、電子工程或相關(guān)專業(yè)，本科及以上學(xué)歷；2、熟悉FPGA設(shè)計流程與思想；3、熟悉掌握VHDL/Verilog語言編程；4、熟悉掌握基...
